电子系统设计网 - 会员登陆

用户登录

利用JTAG边界扫描架构测试SoC互连的信号完整性损耗

互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试，从而利用JTAG边界扫描架构测试高速系统级芯片(SoC)的互连上发生的时延破坏。

请登陆网站阅读全文>>

精品设计专栏赏析

Penton

论坛实力派擂台赛

eMedia:	电子工程专辑 \| 手机设计 \| 媒体播放器 \| 数字电视 \| 汽车电子设计 \| 工业控制新网站 \| 电源系统新网站 \| 国际电子商情
环球资源:	环球资源企业网 \| 世界经理人 \| 人才资源 \| Electronic Components \| Computer Products \| China Sourcing Fairs