电子系统设计网 - 会员登陆

首页| 我的主页| 登录| 现在注册 [2009年01月09日]

用户登录

高速环境下的状态机设计和优化方法

通过减少寄存器间的逻辑延时来提高工作频率，或通过流水线设计来优化数据处理时的数据通路来满足高速环境下FPGA或CPLD中的状态机设计要求。本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法，并给出了相应的示例。

请登陆网站阅读全文>>

还未注册？

现在免费注册，您即可：

电子信箱：

密码：

登录密码区分大小写

记住我的密码忘记密码？

	最新信息
PC订单缩水导致联想裁员2500人(2009-01-09) TI新型配电开关具有高准确度限流功能(2009-01-09) 安捷伦推出首款针对通用示波器的硬件模板极限测试应用软件(2009-01-09) 福跃电子推出镍氢电池快速充电专用IC(2009-01-09) 安华高推出面向固态照明的1W高功率LED(2009-01-09) 3G终于扛起中国手机产业发展领军大旗(2009-01-09) 共焦距显微技术及其应用(2009-01-09) 英飞凌全新RFID芯片SRF 66V01ST可提供1kbit记忆容量(2009-01-09)

精品设计专栏赏析

专题论坛

eMedia:	电子工程专辑 \| 手持电子设备 \| 家庭娱乐系统 \| 工业控制 \| 汽车电子设计 \| 电源系统 \| 模拟混合信号 \| 国际电子商情
环球资源:	环球资源企业网 \| 环球资源内贸网 \| 供应商服务网站 \| 世界经理人 \| Electronic Components \| Computer Products \| China Sourcing Fairs