随着我们跨越0.1微米工艺的门槛，因工艺尺寸日益缩小而引起的挑战正在改变电子设计自动化(EDA)工业的目标。时序收敛依然是一个关键问题，因为工艺技术的每次进步都会带来新的问题。此外，曾经是系统级设计师面临的架构问题现在必须在芯片级设计中解决。本文将讨论芯片级架构问题的重要性，并说明在数百万门纳米级SoC设计中采用物理分层方法的迫切性。