电子系统设计网 - 会员登陆

用户登录

提高SoC设计中存储器时序和功耗精度的途径

随着SoC设计复杂度增加和硅制造成本升高，对嵌入式存储器进行详尽的时序和功耗分析显得十分必要。不过，一些传统的建模方法存在这样或那样的质量缺陷。而本文介绍的分层化仿真器和两种存储器特征化流程可提高存储器时序和功耗模型的精度，有助于生成高质量的SoC设计。

请登陆网站阅读全文>>

还未注册？

现在免费注册，您即可：

电子信箱：

密码：

登录密码区分大小写

记住我的密码忘记密码？

	最新信息
卓芯微电子推出P型MOSFET集成肖特基产品RCRH010FA/RCRH003FB(2008-10-07) 详解CMMB前生今世，国标之争原为同门相煎？(2008-10-07) 安森美半导体推出非常适用于智能手机和PMP的照明管理IC(2008-10-07) Air Semiconductor地图标记技术Airwave1可对照片进行地图标记(2008-10-07) 凌阳OID光学辨识芯片组可提供高音质的声音(2008-10-07) 瑞传推出1-DIN规格小型车载多媒体系统平台(2008-10-07)

精品设计专栏赏析

Penton

论坛实力派擂台赛

eMedia:	电子工程专辑 \| 手持电子设备 \| 数字电视 \| 汽车电子设计 \| 工业控制新网站 \| 电源系统新网站 \| 国际电子商情
环球资源:	环球资源企业网 \| 世界经理人 \| 人才资源 \| Electronic Components \| Computer Products \| China Sourcing Fairs