电子系统设计网 - 会员登陆

首页| 我的主页| 登录| 现在注册 [2009年01月08日]

用户登录

功率完整性设计流程可使你毋须再凭经验进行设计

在许多相同布线网络上，可以采有许多种方法来观察功率完整性收敛，就像对待时序收敛或信号完整性(SI)收敛一样。你的系统级芯片(SoC)设计能否满足功率要求并达到你所满意的程度就如同满足时序或SI要求那样棘手。不仅如此，功率、时序和SI之间相关性很强，修改其中的一个可能会使其它两个产生问题。

请登陆网站阅读全文>>

还未注册？

现在免费注册，您即可：

电子信箱：

密码：

登录密码区分大小写

记住我的密码忘记密码？

	最新信息
Tensilica HiFi 2音频DSP支持RealAudio解码器(2009-01-08) 输入电压高达38V的汽车级、四输出控制器(2009-01-08) Octasic为中兴通讯的3G无线产品提供回声消除解决方案(2009-01-08) 集成D类放大器的低功耗音频编解码器简化产品设计(2009-01-08) TD-SCDMA/GSM/GPRS双模基带芯片(2009-01-08) 2G/3G单芯片CMOS双模射频收发器(2009-01-08) 适用于GSM/GPRS手机的单芯片多频段RF收发器(2009-01-08) GSM/GPRS/EDGE四频段单芯片RF收发器(2009-01-08)

精品设计专栏赏析

专题论坛

eMedia:	电子工程专辑 \| 手持电子设备 \| 家庭娱乐系统 \| 工业控制 \| 汽车电子设计 \| 电源系统 \| 模拟混合信号 \| 国际电子商情
环球资源:	环球资源企业网 \| 环球资源内贸网 \| 供应商服务网站 \| 世界经理人 \| Electronic Components \| Computer Products \| China Sourcing Fairs