|
| STM-1并行帧同步系统的设计与FPGA实现 |
|
| 本文提出了用并行帧同步技术实现SDH中STM-1码流帧同步系统的设计方案,解决了传统串行帧同步器在高频时钟下工作不稳定的问题。针对FPGA实现,使用了内置锁相环技术进行系统时钟管理。交互使用QuartusII设计平台和ModelSim仿真系统进行逻辑综合、时序分析和功能验证,克服了QuartusII工具不支持文本测试向量和仿真运算效率低的问题。并在Altera公司的Cyclone系列FPGA器件上完成了硬件验证。 |
|
| 请登陆网站阅读全文>> |
|
|
|
|
|
|
|

电子系统设计论坛
实力派悉数登场
敬请关注!
|
|
| |
|
|