电子系统设计网 - 会员登陆

首页| 我的主页| 登录| 现在注册 [2008年12月05日]

用户登录

如何实现复杂FPGA设计的时序收敛

估计FPGA中的总路径延迟很困难，因此时序收敛已成为当前许多设计的时间陷阱。物理综合可以提供所需的布局可预测性，从而更好地控制和预测时序收敛。真正的物理综合有助于FPGA项目在较短时间内获得成功。

请登陆网站阅读全文>>

还未注册？

现在免费注册，您即可：

电子信箱：

密码：

登录密码区分大小写

记住我的密码忘记密码？

	最新信息
安森美NUS6189过压保护IC减少电路板占用空间多达40%(2008-12-05) 飞兆满足便携应用要求的全新超薄MicroFET产品FDMA1027(2008-12-05) 利用多层微带建构可调带阻滤波器(2008-12-05) 欧姆龙面向中国市场的15A型热可塑性外壳的基本开关(2008-12-05) 移动通信cell/PCS频带抑制能力达到超过85dBc的完整GPS射频前端模块产品(2008-12-05) 泰科电子用于处理要求高功率的替代动力的车辆系统的高电压/高电流继电器(2008-12-05) 欧姆龙发布高只有12.3mm的G6RL低背功率用继电器(2008-12-05) 高集成度WCDMA/HSDPA PA满足3G手机关键需求(2008-12-05)

精品设计专栏赏析

专题坐堂

eMedia:	电子工程专辑 \| 手持电子设备 \| 家庭娱乐系统 \| 工业控制 \| 汽车电子设计 \| 电源系统 \| 模拟混合信号 \| 国际电子商情
环球资源:	环球资源企业网 \| 世界经理人 \| 人才资源 \| Electronic Components \| Computer Products \| China Sourcing Fairs