共搜索到9篇文章
按相关度排序
按时间排序
| JTAG边界扫描的嵌入式计划 边界扫描的IEEE 1149.1标准由联合行为测试组(JTAG)开发，其开发用于帮助解决由日益增加的较大规模IC和高密度多层印制电路板(PCB)所引发的不可阻挡的测试问题。 |
2008-10-28 |
| JTAG Technologies公司成功突破功能测试与边界扫描之间的障碍 JTAG Technologies公司最近发布了高性能DataBlaster产品线的最新成员-边界扫描控制器，它能帮助电子产品制造商轻松整合边界扫描性能、测试覆盖率与功能验证。 |
2008-07-02 |
| 安捷伦为在线测试推出无需物理测试点的新覆盖扩展技术 安捷伦科技日前为在线测试(ICT)用户展示了不需要物理测试点的受限接入测试解决方案，这种解决方案有许多传统VTEP测试不可能提供的好处。作为Agilent VTEP v2.0 Powered强大测试套件的成员，Agilent Medalist Cover-Extend覆盖扩展技术是电子制造行业两种已建立测试方法学：边界扫描和VTEP无矢量测试的混合。 |
2008-04-14 |
| AEROFLEX 5800集成JTAG功能，为用户提供更高的测试覆盖率 AEROFLEX已向业界推出带有集成边界扫描功能的多功能，多配制的5800系列自动测试仪。这款仪器的特点是把业界知名的JTAG供应商GOEPEL所提供的边界扫描功能集成到基于AEROFLEX 的PXI 平台中。为客户提供更高的测试覆盖率。 |
2008-04-01 |
| JTAG边界扫描技术的研究 JTAG是一种所谓的边界扫描技术，即IEEE1149.1。本文将讨论JTAG的工作原理、打印口工作原理和应用指南。 |
2006-09-27 |
| 将可测试性的SoC设计准时推向市场的方法(二) 采用扫描、TPG、memory BIST以及边界扫描等测试技术有助于实现测试可测试性设计(DFT)过程的完全自动化，从而满足新产品上市时间窗口的要求。 |
2006-02-15 |
| 将可测试性的SoC设计准时推向市场的方法(一) 采用扫描、TPG、memory BIST以及边界扫描等测试技术有助于实现测试可测试性设计(DFT)过程的完全自动化，从而满足新产品上市时间窗口的要求。 |
2006-02-15 |
| 利用JTAG边界扫描架构测试SoC互连的信号完整性损耗 互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试，从而利用JTAG边界扫描架构测试高速系统级芯片(SoC)的互连上发生的时延破坏。 |
2006-01-01 |
| ASSET的DFT Analyzer工具可实现边界扫描验证 ASSET InterTech公司推出的DFT Analyzer是一种IEEE-1149.1/JTAG边界扫描测试与ISP(在系统编程)工具，该产品将于明年上市，能有效降低制造和测试成本。 |
2006-01-01 |
--- 共搜索到 9 篇文章，共 1页，目前第 1 页 ---
1
到第
页
| 精品设计专栏赏析 |
|
