邮件订阅
什么是信号完整性？
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。 |
电子系统设计网站
共搜索到98篇文章
按相关度排序
按时间排序
| 可消除USB数据采集模块潜在危险的方法和案例分析 USB用于测试与测量应用的优势很多，但是在选择USB数据采集模块之前，仔细考虑目标应用。如果瞬时电压或地电位差存在，通过选择带隔离措施的USB数据采集模块可保护PC并保持信号数据的完整性。本文详细分析了使用USB数据采集模块的优势和潜在的危险，介绍了消除这种潜在危险的方法－隔离，并通过实际的应用案例了解隔离的不同作用。 |
2006-01-27 |
| 利用PCB设计工具解决千兆位设备的信号完整性问题 本文主要讨论在千兆位数据传输中需考虑的信号完整性设计问题，同时介绍应用PCB设计工具解决这些问题的方法，如趋肤效应和介质损耗、过孔和连接器的影响、差分信号及布线考虑、电源分配及EMI控制等。 |
2006-01-22 |
| 高性能IC封装与设计的技术挑战和解决方案 随着高速数据访问、传送和存储应用从高端计算和长途同步光纤网转向移动计算和以太局域网通信，半导体解决方案必须在价格方面具备更强的竞争力，同时符合日趋严格的性能要求。目前的芯片封装越来越密，这对系统的信号完整性产生了巨大的威胁。本文介绍高性能IC封装与设计对系统研发人员带来的设计挑战，同时提出一种应对解决方案。 |
2006-01-15 |
| 结合BIST与ATE优势，无向量测试提供经济高效的高速I/O接口测试 大批量半导体芯片制造商必须解决以下这道难题，即如何经济高效地测试嵌入在大型数字系统级芯片设计中的多个多通道高速I/O接口。现在，出现了一种新兴的被称为“无向量测试”的方法，它同时拥有BIST和ATE两种方法的优势：即片上I/O BIST的经济高效性和基于ATE的信号完整性测量。 |
2006-01-01 |
| Altera的最新Stratix II GX FPGA实现了优异的信号完整性 Altera公司近期推出的第三代带有嵌入式串行收发器的FPGA?D?DStratix II GX FPGA，针对最佳信号完整性进行设计，为日益增长的高速串行收发器应用和协议提供了完整的可编程解决方案。Stratix II GX FPGA整合了业界速度最快、密度最高的FPGA架构，低功耗收发器数量高达20个，工作速率在622 Mbps至6.375 Gbps之间，满足了当今和未来高速设计的需求。 |
2006-01-01 |
| 矽统选择Agilent ADS作为信号完整性设计平台 安捷伦日前宣布，硅集成系统公司已选择Agilent设计系统EDA软件作为其高速串行总线设计的信号完整性平台。 |
2006-01-08 |
| 信号完整性测试手段比较分析及应用实例 信号完整性设计在产品开发中越来越受到重视，而信号完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。这些手段并非任何情况下都适合使用，都存在这样那样的局限性，合适选用，可以做到事半功倍，避免走弯路。本文对各种测试手段进行介绍，并结合实际硬件开发活动说明如何选用，最后给出了一个测试实例。 |
2006-01-01 |
| 7GHz信号发生器使得抖动传输测量成为可能 随着通信速度的每一次飞跃，信号完整性正变得越来越重要和越来越难以评估。检查您的最新设计的信号完整性是一个由两个方面组成的难题。捕获和查看信号是难题的一个方面。另一方面是激励系统(特别是在快速上市周期的压力下)，Agilent公司的81141A连续脉冲数据发生器就适用于解决这一方面难题。 |
2006-01-01 |
| 利用JTAG边界扫描架构测试SoC互连的信号完整性损耗 互连中的信号完整性损耗对于数千兆赫兹高度复杂的SoC来说是非常关键的问题，因此经常在设计和测试中采用一些特殊的方法来解决这样的问题。本文介绍如何利用片上机制拓展JTAG标准使其包含互连的信号完整性测试，从而利用JTAG边界扫描架构测试高速系统级芯片(SoC)的互连上发生的时延破坏。 |
2006-01-01 |
| 增强鲁棒性-存储器接口设计的信号完整性测试及改进 存储器和其它组件之间的问题通常存在于这些器件之间的接口上，这些系统级的问题有时候是难以觉察的。本文详述了一种能够很容易地识别和解决这些出现在存储器接口上问题的测试工具，从而使你的设计更为鲁棒。 |
2006-01-01 |
| Altera带有嵌入式收发器的最新Stratix II GX FPGA实现了优异的信号完整性 Altera公司发布Stratix II GX――第三代带有嵌入式串行收发器的FPGA，Stratix II GX FPGA整合了快速、高密度的FPGA架构，低功耗收发器数量高达20个，工作速率在622Mbps至6.375Gbps之间，满足了当今和未来高速设计的需求。 |
2006-01-01 |
| 几种典型LVDS接口电路设计分析 低电压差分信号(LVDS)在对信号完整性、低抖动及共模特性要求较高的系统中得到了广泛的应用。本文针对LVDS与其他几种接口标准之间的连接，对几种典型的LVDS接口电路进行了讨论。 |
2006-01-01 |
| 解决背板互连中信号完整性问题的两种方案 本文介绍两种简单的信号完整性解决方案，可以有效解决大部分的基本背板互连设计问题。 |
2006-01-01 |
| 如何解决高速背板的信号完整性问题 当背板速率达到3至10Gbps范围时将引起一系列严重的信号完整性问题。本文分析了应对这些挑战的两种最有效增强性技术：脉冲幅度调制(PAM)多级信令技术以及判定反馈均衡(DFE)自适应均衡技术，并针对是设计ASIC还是购买ASSP来实现给出了建议。 |
2006-01-01 |
| FPGA与DRAM接口的设计挑战(一) 高速外部存储器接口需要精准的时序限制、DQ-DQS的相位管理、良好的信号完整性和恰当的电路板设计。 |
2006-01-01 |
| FPGA与DRAM接口的设计挑战(二) 高速外部存储器接口需要精准的时序限制、DQ-DQS的相位管理、良好的信号完整性和恰当的电路板设计。 |
2006-01-01 |
| 间歇性内存故障的调试方法及实例 间歇性内存故障处理起来可能会非常复杂。这些故障的根源可能是一种原因或多种不同原因的组合，包括BIOS错误、协议错误、信号完整性问题、硬件问题、内存或其它子系统问题。尽管有些团队能够迅速解决内存调试问题，但更多团队在遇到间歇性故障时会束手无策。本文概括介绍了间歇性内存故障的调试方法，文中通过多个实例，说明了如何才能找出引起内存问题的不同原因。对于经常遇到系统未能引导或内存测试失败的工程师来说，也可从本文介绍的调试方法中受益。 |
2006-01-01 |
| 新思CEO：EDA产业正在改变 Aart de Geus表示，从正面来看，随著深亚微米时代设计复杂度提升带来的设计议题，包括信号完整性、低功耗、成品率、微影、DFM等，将会为EDA业者带来更多的市场机会。 |
2006-01-01 |
更多信号完整性文章关键词
| 信号完整性 |
| 精品设计专栏赏析 |
|
话题PK：NFC能否成为手机标准配置？New!
蓝牙标配了，Wi-Fi标配了，NFC（近距离无线通讯技术）却还像个侠客一样游走在江湖间。看似可以在支付、票务、门禁、防伪和物联网等领域大展拳脚的NFC，此刻在手机标准配置的门外徘徊。 未来三年内，NFC芯片能否成为手机标准配置呢？
正方观点:广泛而便捷的应用将促进NFC在手机终端快速普及，NFC即将成为手机标配。
支持正方
反方观点: 标准规格、生态系统和商业经营方面的问题让NFC继续游走在手机圈外。 支持反方
热门讨论
热点设计专栏
博客推荐
