共搜索到292篇文章
| 2006-01-01 | 产生基于FPGA的电路板所需的低电压(二) |
| 对于基于FPGA的电路板而言，需要四至五个不同的低压电源对不同元件供电在现已经非常普遍。最新一代的低压电源管理IC完全能够满足这些高性能电路板提出的要求。 | |
| 2006-01-01 | Altera发布第三代带有嵌入式串行收发器的FPGA |
| Altera公司发布Stratix II GX——第三代带有嵌入式串行收发器的FPGA。 | |
| 2006-01-01 | 产生基于FPGA的电路板所需的低电压(三) |
| 对于基于FPGA的电路板而言，需要四至五个不同的低压电源对不同元件供电在现已经非常普遍。最新一代的低压电源管理IC完全能够满足这些高性能电路板提出的要求。 | |
| 2006-01-01 | 如何用FPGA实现原型板原理图的验证 |
| 首次流片成功取决于整个系统硬件和相关软件的验证，有些公司提供的快速原型生成平台具有许多调试功能，但这些平台的价格非常高，因此最流行的做法是根据DUT和具体应用设计复合FPGA板，验证这些板的原理图通常是很麻烦的，本文提出一种利用FPGA实现原型板原理图验证的新方法。 | |
| 2006-01-01 | 高速存储器接口的低成本FPGA解决方案详解 |
| 由于线路速率继续增长，DDR SDRAM在网络应用中正在被广泛地采用。不断增加的系统带宽要求正在推动存储器接口速度提高，而成本仍不断压低。LatticeEC FPGA系列的专门而灵活的DDR能力使设计者拥有满足下一代存储器控制器需求的低成本解决方案。 | |
| 2006-01-01 | ChipX新型结构化ASIC系列可代替传统ASIC和FPGA器件 |
| ChipX推出一种新型结构化ASIC系列，可代替传统ASIC和FPGA器件。CX6100系列中有12种器件，密度范围在240K至1.8M ASIC门之间 | |
| 2006-01-01 | FPGA与DRAM接口的设计挑战(一) |
| 高速外部存储器接口需要精准的时序限制、DQ-DQS的相位管理、良好的信号完整性和恰当的电路板设计。 | |
| 2006-01-01 | Synplicity Premier为FPGA器件提供一键式物理综合流程 |
| Synplicity的Synplify Premier为FPGA设计人员提供了一个集成开发环境，采用该公司独有的FPGA综合技术，该软件利用基于图形化的物理综合(physical synthesis)技术和功能强大的RTL调试工具(Identify RTL Debugger)，具有一键式物理综合流程的功能。 | |
| 2006-01-01 | Floorplanner工具在基于FPGA的嵌入式系统设计中的应用 |
| 通过在可编程逻辑器件中嵌入低成本、高性能的处理器，芯片开发商不但能提高系统的整体性能，而且能够从可编程逻辑器件原本就具备的开发时间短、上市快的特点受益。利用本文谈到的Floorplanner工具可以对嵌入式处理器、相关的IP和定制逻辑进行布局控制和分组，简化复杂系统级芯片的开发，提高系统整体性能。 | |
| 2006-01-01 | 可降低FPGA设计功耗的技术 |
| 结合采用低功耗元件和低功耗设计技术在目前比以往任何时候都更有价值。随着元件集成更多功能，并越来越小型化，对低功耗的要求持续增长。当把可编程逻辑器件用于低功耗应用时，限制设计的功耗非常重要。本文将讨论减小动态和静态功耗的各种方法，并且给出一些例子说明如何使功耗最小化。 | |
| 2006-01-01 | 利用软件思想实现FPGA互连架构的设计 |
| FPGA开发仍然是一个资源密集型的过程，需要大量投入才能实现对专用算法的有效处理。为了应对市场中产品的高速更新，特别是交换架构互连的出现，软件开发商们已经开始利用更好的工具和更高级别的算法定义来解决这个问题。 | |
| 2006-01-01 | 降低FPGA设计功耗的多种途径 |
| 每一代新的FPGA都变得速度更快、密度更高及规模更大。那么要怎么做才能确保功耗不同时增加呢？许多设计抉择，从明显的器件选择到更细微的状态机值选择等，都会对系统功耗构成影响。 | |
精品设计专栏赏析
Penton
