手机处理器间多端口通信方案支持更高速无线接口
手机架构中多处理器间通信有三个主要方案可选，即利用通用的嵌入式接口、专有方案和多端口存储器。采用多端口方案，设计者可确保足够的带宽，不但能支持cdma2000 1xEV-DO等现有3G标准，而且还可支持运行速度为10Mbps的HSPDA及54Mbps的802.11g等新一代无线数据接口。 |
2006-01-01 |
采用协处理器和CMOS传感器的数码相机方案
STv0684协处理器和VC6700(200万像素)CMOS传感器是支持200万像素甚至更高分辨的解决方案之一。对用户而言，我们提供的工具不仅是一套芯片组，而且还是一个交钥匙解决方案。我们将提供电路原理图、BOM清单、固件、驱动器、生产工具以及支持和建议。 |
2006-01-01 |
3D图形技术在手机应用中的技术挑战和竞争
亚洲市场正在兴起的对面向图形电子游戏的狂热，正刺激着对下一代具有复杂3D图形功能手机的巨大需求。本文通过详细介绍3D图形技术在手机中应用的技术挑战、3D图形API标准以及开发商将面临的技术竞争，帮助工程师了解3D图形技术的应用现状，分析存在的技术挑战和可能的技术竞争。 |
2006-01-01 |
用实例说明VoDSL用户端设备的设计方案
数据、语音、视频三重播放和网络电视(IPTV)等新兴应用推动着xDSL市场继续向前发展，VoDSL(Voice over DSL)作为一种利用数字用户线(DSL)传输话音的技术，正逐渐得到应用。本文将介绍基于科胜讯Argon系列芯片和Legerity公司的LE880系列芯片的ADSL综合接入设备(IAD)(VoIP或者VoDSL)解决方案，并讨论用数字技术实现的VoDSL和VoIP语音传输技术。 |
2006-01-01 |
利用软件DSP VoIP和硬件加速技术设计低成本可视电话
可视电话利用快速增长的VoIP基础架构进入大众市场的机会已经来临，一些新技术和新产品已经使高性价比的可视电话成为可能。本文介绍了可视电话的成本现状和音频、视频功能实现的技术方法，并介绍了软件DSP(soft-DSP)VoIP技术和硬件加速视频编码技术。 |
2006-01-01 |
为嵌入式产品创建定制的BIOS
BIOS定制是实现嵌入式产品差异化特性的有效途径，本文将讨论与创建这些定制BIOS相关的问题，包括快速引导、用户界面和功能，以及固件应用能力等。 |
2006-01-01 |
时序就是一切——怎样保证VoIP设备间时序同步的质量与精确度
VoIP系统的通话质量可能会由于压缩技术、不良的回波消除、数据包丢弃失以及包延时或包等待时间所引起的失真而下降。本文介绍QoS监视与网络故障诊断方案以确保网络路由器、服务器及相关设备间的同步要求。 |
2006-01-01 |
集成快闪MCU的混合信号ASSP典型应用
定制模拟前端电路与微控制器相结合的传统设计方法逐渐为基于MCU的专用标准产品(ASSP)所替代，此类ASSP具有低成本和可配置特性，能有效降低产品开发风险。本文以手持式医疗设备为例介绍集成快闪MCU的ASSP典型应用，并分析了系统电源管理、设计灵活性和整体性能方面的特点和优势。 |
2006-01-01 |
嵌入式系统数字图像采集接口电路设计
本文介绍了两种用于嵌入式系统的数字图像采集接口方法，I/O接口和内存直接写入。在对采集速度要求不高的应用中，I/O接口方法可以简化接口电路设计，减少系统资源。对于要求实时进行图像处理的系统，直接写入内存法可以在不需要处理器干预的情况下，直接将图像数据写入系统存储区内，实现高速图像采集。 |
2006-01-01 |
为嵌入式系统选择合适的多处理器(一)
人们一般希望用一个处理器来处理整个嵌入式系统，但有的时候加入一个新的处理器将是一个很好选择。尽管使用多处理器会带来一些成本增加，但多处理器把任务划分开可简化设计，并加快其面市时间，这就大大补偿了增加的成本。本文对以自动售货机设计为例，讨论了多处理器的应用以及对总线的选择，包括(I2C)总线、多节点总线(MDB)、串行外围设备接口(SPI)和标准RS-232。 |
2006-01-01 |
仿真失配可导致测试图形验证出错的分析(一)
可测试性设计对电子产品设计制造相当重要。但仿真过程中出现的一些问题使得仿真结果与测试图出现不匹配。本文详细地分析了出现仿真不匹配的原因，并提出相应的解决方法。 |
2006-01-01 |
降低FPGA设计的功耗是一种协调和平衡艺术
PGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 |
2006-01-01 |
结构化ASIC平台可有效节省成本和时间
采用先进半导体工艺，结构化ASIC平台可以提供更多经预定义、预验证和预扩散的金属层，并支持各种存储器接口，能简化接口设计和时序问题。本文详细介绍了结构化ASIC平台的这些特点和性能。 |
2006-01-01 |
高速及低功耗的系统级LSI开发平台——μPLAT-92平台
基于ARM CPU并集成了外围功能(如实时操作系统定时器等)的μPLAT系列是一种基本系统级LSI开发平台。高速及低功耗的μPLAT-92平台专为W-CDMA、PDA及其它便携式终端(如互联网设备)应用而开发。 |
2006-01-01 |
SoC设计中的IP核选择方案指南
SoC设计师常常需要仔细考虑以决定哪种IP核对一个给定的SoC项目最合适。他们必须决定内核的类型(软核或是硬核)、可交付使用内核和相关产品的质量、IP提供商的可靠性和承诺等。本文将就以上每个环节进行讨论，并为如何最好地评估竞争性IP核的特性提供指导。 |
2006-01-01 |
如何利用定制物理综合解决方案优化结构化ASIC的设计流程
结构化ASIC技术可减少与创建新器件有关的开发成本、资源和时间，但这些优势只有通过合适的设计工具和方法学才能完全实现。 |
2006-01-01 |
采用结构化ASIC设计方法来构建复杂的ASIC(一)
将设计移植到结构化ASIC可让你利用与原始FPGA原型设计相似的架构，这样无需ASIC设计经验以及昂贵的开发工具便能构建复杂的ASIC。 |
2006-01-01 |
利用新的开发工具提供IC设计的可见性(三)
芯片集成度的不断增长，使软件开发工程师必须面对芯片高度集成导致“不断减弱的可见性”。当软件开发工程师通过查看复杂芯片内部的工作来调试设计时，实时可见性工具了提供一定的帮助。本文讨论了芯片提供商提供实时可见性工具解决方案时所面临的系统复杂度、应用困难、调试带宽以及应用多样性等方面的挑战。 |
2006-01-01 |
先进的诊断工具有助于加快SoC设计的量产(二)
从IC研发到量产的最快路线与收益率有着直接关系，这意味着片上系统(SoC)的设计要求更精细的测试并需要进行更多类型的测试，而先进的诊断工具有助于加快SoC设计的量产。随着ATE系统具备嵌入确定性测试等扫描技术能力，可测试性设计成为片上系统(SoC)设计的一个必需要求。 |
2006-01-01 |
嵌入式存储器的可制造性和成本分析
在系统级芯片中嵌入存储器可以提高系统速度、降低功耗以及缩小整体面积，然而在带来性能提升的同时芯片的生产将面临可制造性、成本和面市时间等问题。本文以东芝公司的实际应用情况为例，分析了在嵌入SRAM和DRAM存储器时如何克服这些问题，并介绍了当前的技术应用现状。 |
2006-01-01 |
|
意见反馈 |
网站导航 |
帮助 |
关于我们 |
隐私政策 |
联系我们 |
使用条款 |
安全承诺