用并行MS1-16 DSP内核轻松实现虚拟平台
基本的SDR处理平台要求具备通用系统的多功能性，但没有低性能和软件开发负担大的缺点；同时还要求SDR处理平台具有专用系统的强大能力，但没有开发成本高和不灵活的缺点。新一代DSP技术有望使这种创新的SDR平台成为现实，它是通用与专用系统的混血儿。这种经过验证的DSP技术以高度并行的方式，将软件可编程处理器和一个可重配置硬核结合在一起，后者还可根据不同应用重新配置。 |
2006-01-01 |
为嵌入式产品创建定制的BIOS
BIOS定制是实现嵌入式产品差异化特性的有效途径，本文将讨论与创建这些定制BIOS相关的问题，包括快速引导、用户界面和功能，以及固件应用能力等。 |
2006-01-01 |
利用软件思想实现FPGA互连架构的设计
FPGA开发仍然是一个资源密集型的过程，需要大量投入才能实现对专用算法的有效处理。为了应对市场中产品的高速更新，特别是交换架构互连的出现，软件开发商们已经开始利用更好的工具和更高级别的算法定义来解决这个问题。 |
2006-01-01 |
当今频谱分析仪技术一瞥(二)
根据你要测试的不同信号种类，一台扫描调谐、矢量或实时频谱分析仪可能成为最佳选择。 |
2006-01-01 |
FPGA与DRAM接口的设计挑战(一)
高速外部存储器接口需要精准的时序限制、DQ-DQS的相位管理、良好的信号完整性和恰当的电路板设计。 |
2006-01-01 |
FPGA与DRAM接口的设计挑战(二)
高速外部存储器接口需要精准的时序限制、DQ-DQS的相位管理、良好的信号完整性和恰当的电路板设计。 |
2006-01-01 |
DSP双模手机支持的小灵通网络优化
无线网络优化包括终端、基站和核心网的优化，GSM(G网)和3G(C网，包括2G的IS-95)都有较完善的网络优化方案。本文中，我们主要讨论小灵通网络(PHS，P网)的优化和双模手机对小灵通网络的影响。 |
2006-01-01 |
采用多端口存储器提高无线基带处理能力(一)
随着无线网络以3G的速率承载多媒体信息(语音、数据和视频)，基带卡内部处理的复杂度大大增加。大量的DSP、FPGA、ASIC被用于分割任务、并行处理数据并实时共享数据。在无线基带处理系统中采用多端口存储器可提高整体数据吞吐量、增加设计的灵活性并缩短对上市时间。 |
2006-01-01 |
采用多端口存储器提高无线基带处理能力(二)
随着无线网络以3G的速率承载多媒体信息(语音、数据和视频)，基带卡内部处理的复杂度大大增加。大量的DSP、FPGA、ASIC被用于分割任务、并行处理数据并实时共享数据。在无线基带处理系统中采用多端口存储器可提高整体数据吞吐量、增加设计的灵活性并缩短对上市时间。 |
2006-01-01 |
基于新型工作原理的计算机—事件处理机
本文提出的事件处理机采用“事件机”(Event Machine)工作原理，事件处理机是由外部“事件”信号随机驱动的，事件处理机对于特定“事件”序列的反应是可以预先设置的。 |
2006-01-01 |
四种常用FPGA/CPLD设计思想与技巧
本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。 |
2006-01-01 |
优化高速接口的时序裕量(二)
为提高数据吞吐量，新兴的同步数字总线可以通过一套定时机制在每个时钟周期内多次发送数据。本文将对源同步定时如何优化高速接口时序裕量进行讨论。 |
2006-01-01 |
优化高速接口的时序裕量(一)
为提高数据吞吐量，新兴的同步数字总线可以通过一套定时机制在每个时钟周期内多次发送数据。本文将对源同步定时如何优化高速接口时序裕量进行讨论。 |
2006-01-01 |
基于ARM和FPGA的多功能车辆总线嵌入式系统设计
在计算机、互联网和通信技术高速发展的同时，嵌入式系统开发技术也取得迅速发展，嵌入式技术应用范围的急剧扩大。本文介绍了一种基于ARM和FPGA，从软件到硬件完全自主开发多功能车辆总线(Multifunction Vehicle Bus)MVB嵌入式系统的设计和实现。 |
2006-01-01 |
降低FPGA设计的功耗是一种协调和平衡艺术
PGA的功耗高度依赖于用户的设计，没有哪种单一的方法能够实现这种功耗的降低，如同其它多数事物一样，降低功耗的设计就是一种协调和平衡艺术，在进行低功耗器件的设计时，人们必须仔细权衡性能、易用性、成本、密度以及功率等诸多指标。 |
2006-01-01 |
可有效降低智能卡芯片功耗的编码方法?D?D地址总线TO编码
对降低地址总线功耗的编码方法研究与应用正在逐渐增多。本文在简述地址总线上的功耗来源的基础上，介绍了几种典型的地址总线低功耗编码方法，通过结合实际采用的T0编码，能有效地降低智能卡芯片的功耗。 |
2006-01-01 |
FPGA助力快速实现PCI Express
面对设计复杂、成本和产品上市时间的压力，设计工程师需要一种快速而简单的方法在系统中实现PCI Express。本文介绍了在FPGA中实现PCI Express的细节和优势，这些优势包括更快的产品上市时间、简化的设计流程、可重构性以及经过验证的兼容性。 |
2006-01-01 |
结构化ASIC平台可有效节省成本和时间
采用先进半导体工艺，结构化ASIC平台可以提供更多经预定义、预验证和预扩散的金属层，并支持各种存储器接口，能简化接口设计和时序问题。本文详细介绍了结构化ASIC平台的这些特点和性能。 |
2006-01-01 |
高速及低功耗的系统级LSI开发平台——μPLAT-92平台
基于ARM CPU并集成了外围功能(如实时操作系统定时器等)的μPLAT系列是一种基本系统级LSI开发平台。高速及低功耗的μPLAT-92平台专为W-CDMA、PDA及其它便携式终端(如互联网设备)应用而开发。 |
2006-01-01 |
Expedition为复杂PCB系统设计提供便利
当前电子产品体积越来越小，速度越来越快，大量的FPGA应用到系统中，要求设计人员必须掌握各种设计工具和方法，特别是高速电路设计工具、FPGA设计工具等。本文从系统设计、系统验证、PCB布局布线、生产数据输出四个方面对Mentor Graphics公司的Expedition软件进行了简要介绍。 |
2006-01-01 |
|
意见反馈 |
网站导航 |
帮助 |
关于我们 |
隐私政策 |
联系我们 |
使用条款 |
安全承诺