电子系统设计网 - 会员登陆

首页| 我的主页| 登录| 现在注册 [2010年03月19日]

用户登录

如何实现复杂FPGA设计的时序收敛

估计FPGA中的总路径延迟很困难，因此时序收敛已成为当前许多设计的时间陷阱。物理综合可以提供所需的布局可预测性，从而更好地控制和预测时序收敛。真正的物理综合有助于FPGA项目在较短时间内获得成功。

请登陆网站阅读全文>>

还未注册? 快速注册成为电子系统设计用户

邮箱地址:

密码:

确认密码:

公司名:

工作性质:

产品和服务:

国家地区：

中国中国以外的其他地区

点击此处填写完整注册信息，即可免费订阅电子系统设计eDesign
设计快讯，并在线申请订阅电子杂志

	最新信息
成都高新区：区域优势造就内陆一流园区(2010-03-19) 业界第一颗3D电视芯片量产(2010-03-19) 飞思卡尔研讨会：i.MX应用处理器推动移动互联网发展(2010-03-19) 极低待机功耗适配器的设计技巧及应用方案(2010-03-19) 华虹NEC亮相IIC-China 2010(2010-03-19) The MathWorks发布2010a版MATLAB和Simulink产品系列(2010-03-19) SpringSoft首发自动化定制数字IC布局与绕线工具(2010-03-19) 适合户外和室内电子标志应用的高亮度圆形和椭圆LED灯(2010-03-19)

精品设计专栏赏析

专题论坛

链接:	电子工程专辑 \| 手持电子设备 \| 家庭娱乐系统 \| 工业控制 \| 汽车电子设计 \| 电源系统 \| 模拟混合信号 \| 国际电子商情 \| IIC-China \| 电子元器件馆
	环球资源企业网 \| 环球资源内贸网 \| 供应商服务网站 \| 世界经理人 \| 尚品人生 \| Electronic Components \| Computer Products \| China Sourcing Fairs